Parece que JavaScript está deshabilitado en su navegador. Si no inicia sesión, algunas funciones en esta página no funcionarán.

¿Vé algún error?

SATA3H-CPUless-IP-ZUP

Name: Design Gateway SATA3H-CPUless-IP-ZUP
Brand: Design Gateway
SKU: 408-CPULESS-IP-ZUP
Price: 23312555 CRC
Availability: OutOfStock

Las imágenes son para referencia solamente
Ver especificaciones del producto

Mouser N.º:

408-CPULESS-IP-ZUP

Fabricante N.º:

SATA3H-CPUless-IP-ZUP

Fabricante:

Design Gateway

Descripción:

Software de desarrollo CPU less SATA Host IP core for Xilinx Zynq UltraScale+

Hoja de datos:

SATA3H-CPUless-IP-ZUP Hoja de datos (PDF)

Más información

Conozca más sobre Design Gateway SATA3H-CPUless-IP-ZUP

Disponibilidad

Existencias:: Las claves de licencia del software se entregarán por correo electrónico.

Introducir cantidad:

Mínimo: 1 Múltiples: 1

Precio unitario:

₡-

Precio ext.:

₡-

Est. Tarifa:

Precio (CRC)

Cantidad	Precio unitario	Precio ext.
	₡23 312 555	₡23 312 555

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Atributo del producto	Valor de atributo	Seleccionar atributo
Fabricante:	Design Gateway
Categoría de producto:	Software de desarrollo
Producto:	IP Core - SATA3H-CL
Para utilizar con:	Xilinx Zynq UltraScale+
Marca:	Design Gateway
País de ensamblaje:	Not Available
País de difusión:	Not Available
País de origen:	Not Available
Tipo de producto:	Development Software
Subcategoría:	Embedded Solutions

Productos encontrados:

Para mostrar productos similares, seleccione al menos una casilla de verificación

Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.

Atributos seleccionados: 0

Filtrar documento:

Hoja de datos

SATA3H-CPUless-IP-ZUP Hoja de datos (PDF)

SATA3 Host CPUless IP Core

Design Gateway SATA3 Host CPUless IP Core is designed to be an all-in-one system containing the application, transport, and link layers in one IP. This helps the connection with the PHY layer implemented by the transceiver without CPU and DDR usage. The SATA Physical layer is designed using an HDL code to control the transceiver following the SATA protocol. The interface module is connected between the SATA3H-CL IP and the SATA device. This SATA3 IP core PHY is provided in the reference design in the release stuff for the IP customer. The SATA3 host IP core features a dgIF typeS user interface that is very easy to access and comes with a control and data interface.