AS4C128M32MD4-062BAN

Alliance Memory
913-C128M32MD4062BAN
AS4C128M32MD4-062BAN

Fabricante:

Descripción:
DRAM LPDDR4, 4G, 128M x 32, 1.1V, 200 BALL TFBGA, 1600MHZ, ECC, AUTO TEMP - Tray

Hoja de datos:
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.
Más información
Conozca más sobre Alliance Memory AS4C128M32MD4-062BAN

Disponibilidad

Existencias:
0

Aún puede comprar este producto que se encuentra pendiente.

Plazo de entrega de fábrica:
20 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
₡-,--
Precio ext.:
₡-,--
Est. Tarifa:

Precio (CRC)

Cantidad Precio unitario
Precio ext.
₡60 285,20 ₡60 285,20
₡55 604,60 ₡556 046,00
₡53 783,40 ₡1 344 585,00
₡52 420,40 ₡2 621 020,00
₡51 092,20 ₡5 109 220,00

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM Mobile - LPDDR4
4 Gbit
32 bit
1.6 GHz
FBGA-200
128 M x 32
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 136
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 79 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Hoja de datos

USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de ayuda.
Si tiene preguntas sobre un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, comuníquese con nosotros al 800-346-6873 o envíe un correo electrónico a help@mouser.com.